1. 如果是人工焊接，要养成好的习惯，首先，焊接前要目视检查一遍PCB板，并用万用表检查关键电路(特别是电源与地)是否短路;其次，每次焊接完一个芯片就用万用表测一下电源和地是否短路;此外，焊接时不要乱甩烙铁，如果把焊锡甩到芯片的焊脚上(特别是表贴元件)，就不容易查到。2. 在计算机上打开PCB图，点亮短路的网络，看什么地方离的最近，最容易被连到一块。特别要注意IC内部短路。3. 发现有短路现象。拿一块板来割线(特别适合单/双层板),割线后将每部分功能块分别通电,一部分一部分排除。4. 使用短路定位分析仪，如：新加坡PROTEQ CB2000短路追踪仪，香港灵智科技QT50短路追踪仪，英国POLAR ToneOhm950多层板路短路探测仪等等。5. 如果有BGA芯片，由于所有焊点被芯片覆盖看不见，而且又是多层板(4层以上)，因此最好在设计时将每个芯片的电源分割开，用磁珠或0欧电阻连接，这样出现电源与地短路时，断开磁珠检测，很容易定位到某一芯片。由于BGA的焊接难度大，如果不是机器自动焊接，稍不注意就会把相邻的电源与地两个焊球短路。

浙江开发线路板贴片线路板打样本身的基板是由隔热、并不易弯曲的材质所制作成。在表层能够看到的很小线路材料是铜箔，线路板贴片生产商原本铜箔是覆盖在整个线路板板上的，并且在生产过程中部份被蚀刻掉，留下来的就变成网状的细小线路了。这些线路被称作导线或称布线，用来提供线路板上零件的电路连接。通常PCB板的颜色都是棕色或是绿色，这是阻焊漆的颜色。是绝缘的防护层，可以保护铜线，也可以防止零件被焊到错误的地方。现在显卡和主板上都是多层板，很大程度上可以增加布线的面积。多层板用上了更多单或双面的布线板，并在每层板间放进一层绝缘层后压合。PCB板的层数就代表了有几层独立的布线层，通常层数都是偶数，并且包含最外侧的两层，常见的PCB板一般是4～8层的结构。很多PCB板的层数可以通过观看PCB板的切面看出来。但实际上，没有人能有这么好的眼力。所以，下面再教大家一种方法。多层板打样的电路连接是通过埋孔和盲孔技术，主板和显示卡大多使用4层的PCB板，也有些是采用6、8层，甚至10层的PCB板。要想看出是PCB有多少层，通过观察导孔就可以辩识，因为在主板和显示卡上使用的4层板是第1、第4层走线，其他几层另有用途(地线和电源)。所以，同双层板一样，导孔会打穿PCB板。如果有的导孔在PCB板正面出现，却在反面找不到，那么就一定是6/8层板了。如果PCB板的正反面都能找到相同的导孔，自然就是4层板了。把主板对着有光处,看到导孔的位置,如果能透光,这就是8/6层板,否就是四层板.

1.开料目的：根据工程资料MI的要求，在符合要求的大张板材上，裁切成小块生产板件.符合客户要求的小块板料.流程：大板料→按MI要求切板→锔板→啤圆角磨边→出板钻孔目的：根据工程资料，在所开符合要求尺寸的板料上，相应的位置钻出所求的孔径.流程：叠板销钉→上板→钻孔→下板→检查修理沉铜目的：沉铜是利用化学方法在绝缘孔壁上沉积上一层薄铜.流程：粗磨→挂板→沉铜自动线→下板→浸%稀H2SO4→加厚铜图形转移目的：图形转移是生产菲林上的图像转移到板上。流程：(蓝油流程)：磨板→印第Y面→烘干→印第二面→烘干→爆光→冲影→检查;(干膜流程)：麻板→压膜→静置→对位→曝光→静置→冲影→检查图形电镀目的：图形电镀是在线路图形裸露的铜皮上或孔壁上电镀一层达到要求厚度的铜层与要求厚度的金镍或锡层。流程：上板→除油→水洗二次→微蚀→水洗→酸洗→镀铜→水洗→浸酸→镀锡→水洗→下板退膜目的：用NaOH溶液退去抗电镀覆盖膜层使非线路铜层裸露出来。流程：水膜：插架→浸碱→冲洗→擦洗→过机;干膜：放板→过机蚀刻目的：蚀刻是利用化学反应法将非线路部位的铜层腐蚀去。绿油目的：绿油是将绿油菲林的图形转移到板上，起到保护线路和阻止焊接零件时线路上锡的作用。流程：磨板→印感光绿油→锔板→曝光→冲影;磨板→印第Y面→烘板→印第二面→烘板字符目的：字符是提供的一种便于辩认的标记。流程：绿油终锔后→冷却静置→调网→印字符→后锔镀金手指目的：在插头手指上镀上一层要求厚度的镍金层，使之更具有硬度的耐磨性。流程：上板→除油→水洗两次→微蚀→水洗两次→酸洗→镀铜→水洗→镀镍→水洗→镀金镀锡板 (并列的一种工艺)目的：喷锡是在未覆盖阻焊油的裸露铜面上喷上一层铅锡，以保护铜面不蚀氧化，以保证具有良好的焊接性能.流程：微蚀→风干→预热→松香涂覆→焊锡涂覆→热风平整→风冷→洗涤风干成型目的：通过模具冲压或数控锣机锣出客户所需要的形状成型的方法有机锣，啤板，手锣，手切说明：数据锣机板与啤板的精确度较高，手锣其次，手切板最低具只能做一些简单的外形.测试目的：通过电子00%测试，检测目视不易发现到的开路，短路等影响功能性之缺陷.流程：上模→放板→测试→合格→FQC目检→不合格→修理→返测试→OK→REJ→报废终检目的：通过00%目检板件外观缺陷，并对轻微缺陷进行修理，避免有问题及缺陷板件流出.具体工作流程：来料→查看资料→目检→合格→FQA抽查→合格→包装→不合格→处理→检查OKa

相信对做硬件的工程师，毕业开始进公司时，在设计PCB时，老工程师都会对他说，PCB走线不要走直角，走线一定要短，电容一定要就近摆放等等。但是一开始我们可能都不了解为什么这样做，就凭他们的几句经验对我们来说是远远不够的哦，当然如果你没有注意这些细节问题，今后又犯了，可能又会被他们骂，“都说了多少遍了电容一定要就近摆放，放远了起不到效果等等”，往往经验告诉我们其实那些老工程师也是只有一部分人才真正掌握其中的奥妙，我们一开始不会也不用难过，多看看资料很快就能掌握的。直到被骂好几次后我们回去找相关资料，为什么设计PCB电容要就近摆放呢，等看了资料后就能了解一些，可是网上的资料很杂散，很少能找到一个很全方面讲解的。下面这些内容是我转载的一篇关于电容去耦半径的讲解，相信你看了之后可以很牛x的回答和避免类似问题的发生。老师问： 为什么去耦电容就近摆放呢?学生答： 因为它有有效半径哦，放的远了失效的。电容去耦的一个重要问题是电容的去耦半径。大多数资料中都会提到电容摆放要尽量靠近芯片，多数资料都是从减小回路电感的角度来谈这个摆放距离问题。确实，减小电感是一个重要原因，但是还有一个重要的原因大多数资料都没有提及，那就是电容去耦半径问题。如果电容摆放离芯片过远，超出了它的去耦半径，电容将失去它的去耦的作用。理解去耦半径最好的办法就是考察噪声源和电容补偿电流之间的相位关系。当芯片对电流的需求发生变化时，会在电源平面的一个很小的局部区域内产生电压扰动，电容要补偿这一电流(或电压)，就必须先感知到这个电压扰动。信号在介质中传播需要一定的时间，因此从发生局部电压扰动到电容感知到这一扰动之间有一个时间延迟。同样，电容的补偿电流到达扰动区也需要一个延迟。因此必然造成噪声源和电容补偿电流之间的相位上的不一致。

(一) 画好原理图很多工程师都觉得layout工作更重要一些，原理图就是为了生成网表方便PCB做检查用的。其实，在后续电路调试过程中原理图的作用会更大一些。无论是查找问题还是和同事交流，还是原理图更直观更方便。另外养成在原理图中做标注的习惯，把各部分电路在layout的时候要注意到的问题标注在原理图上，对自己或者对别人都是一个很好的提醒。层次化原理图，把不同功能不同模块的电路分成不同的页，这样无论是读图还是以后重复使用都能明显的减少工作量。使用成熟的设计总是要比设计新电路的风险小。每次看到把所有电路都放在一张图纸上，一片密密麻麻的器件，脑袋就能大一圈。(二) 好好进行电路布局心急的工程师画完原理图，把网表导入PCB后就迫不及待的把器件放好，开始拉线。其实一个好的PCB布局能让你后面的拉线工作变得简单，让你的PCB工作的更好。每一块板子都会有一个信号路径，PCB布局也应该尽量遵循这个信号路径，让信号在板子上可以顺畅的传输，人们都不喜欢走迷宫，信号也一样。如果原理图是按照模块设计的，PCB也一样可以。按照不同的功能模块可以把板子划分为若干区域。模拟数字分开，电源信号分开，发热器件和易感器件分开，体积较大的器件不要太靠近板边，注意射频信号的屏蔽等等……多花一分的时间去优化PCB的布局，就能在拉线的时候节省更多的时间。