覆铜，就是将PCB上闲置的空间作为基准面，然后用固体铜填充，这些铜区又称为灌铜。敷铜的意义在于，减小地线阻抗，提高抗干扰能力;降低压降，提高电源效率;还有，与地线相连，减小环路面积。如果PCB的地较多，有SGND、AGND、GND，等等，如何覆铜?我的做法是，根据PCB板面位置的不同，分别以最主要的“地”作为基准参考来独立覆铜，数字地和模拟地分开来敷铜自不多言。同时在覆铜之前，首先加粗相应的电源连线：V5.0V、V3.6V、V3.3V(SD卡供电)，等等。这样一来，就形成了多个不同形状的多变形结构。覆铜需要处理好几个问题：一是不同地的单点连接，二是晶振附近的覆铜，电路中的晶振为一高频发射源，做法是在环绕晶振敷铜，然后将晶振的外壳另行接地。三是孤岛(死区)问题，如果觉得很大，那就定义个地过孔添加进去也费不了多大的事。另外，大面积覆铜好还是网格覆铜好，不好一概而论。为什么呢?大面积覆铜，如果过波峰焊时，板子就可能会翘起来，甚至会起泡。从这点来说，网格的散热性要好些。通常是高频电路对抗干扰要求高的多用网格，低频电路有大电流的电路等常用完整的铺铜。补充下：在数字电路中，特别是带MCU的电路中，兆级以上工作频率的电路，敷铜的作用就是为了降低整个地平面的阻抗。更具体的处理方法我一般是这样来操作的：各个核心模块(也都是数字电路)在允许的情况下也会分区敷铜，然后再用线把各个敷铜连接起来，这样做的目的也是为了减小各级电路之间的影响。对于数字电路模拟电路 混合的电路，地线的独立走线，以及到最后到电源滤波电容处的汇总就不多说了，大家都清楚。不过有一点：模拟电路里的地线分布，很多时候不能简单敷成一片铜皮就了事，因为模拟电路里很注重前后级的互相影响，而且模拟地也要求单点接地，所以能不能把模拟地敷成铜皮还得根据实际情况处理。(这就要求对所用到的模拟IC的一些特殊性能还是要了解的)

在基于信号完整性计算机分析的PCB设计方法中，最为核心的部分就是PCB板级信号完整性模型的建立，这是与传统的设计方法的区别之处。SI模型的正确性将决定设计的正确性，而SI模型的可建立性则决定了这种设计方法的可行性。目前构成器件模型的方法有两种：一种是从元器件的电学工作特性出发，把元器件看成‘黑盒子’，测量其端口的电气特性，提取器件模型，而不涉及器件的工作原理，称为行为级模型。这种模型的代表是IBIS模型和S参数。其优点是建模和使用简单方便，节约资源，适用范围广泛，特别是在高频、非线性、大功率的情况下行为级模型是一个选择。缺点是精度较差，一致性不能保证，受测试技术和精度的影响。另一种是以元器件的工作原理为基础，从元器件的数学方程式出发，得到的器件模型及模型参数与器件的物理工作原理有密切的关系。SPICE 模型是这种模型中应用最广泛的一种。其优点是精度较高，特别是随着建模手段的发展和半导体工艺的进步和规范，人们已可以在多种级别上提供这种模型，满足不同的精度需要。缺点是模型复杂，计算时间长。一般驱动器和接收器的模型由器件厂商提供，传输线的模型通常从场分析器中提取，封装和连接器的模型即可以由场分析器提取，又可以由制造厂商提供。在电子设计中已经有多种可以用于PCB板级信号完整性分析的模型，其中最为常用的有三种，分别是SPICE、IBIS和Verilog-AMS、VHDL-AMS。

香港专业线路板印制相信对做硬件的工程师，毕业开始进公司时，在设计PCB时，老工程师都会对他说，PCB走线不要走直角，专业线路板印制走线一定要短，电容一定要就近摆放等等。但是一开始我们可能都不了解为什么这样做，就凭他们的几句经验对我们来说是远远不够的哦，当然如果你没有注意这些细节问题，今后又犯了，可能又会被他们骂，“都说了多少遍了电容一定要就近摆放，放远了起不到效果等等”，往往经验告诉我们其实那些老工程师也是只有一部分人才真正掌握其中的奥妙，我们一开始不会也不用难过，多看看资料很快就能掌握的。直到被骂好几次后我们回去找相关资料，为什么设计PCB电容要就近摆放呢，等看了资料后就能了解一些，可是网上的资料很杂散，很少能找到一个很全方面讲解的。下面这些内容是我转载的一篇关于电容去耦半径的讲解，相信你看了之后可以很牛x的回答和避免类似问题的发生。老师问： 为什么去耦电容就近摆放呢?学生答： 因为它有有效半径哦，放的远了失效的。电容去耦的一个重要问题是电容的去耦半径。大多数资料中都会提到电容摆放要尽量靠近芯片，多数资料都是从减小回路电感的角度来谈这个摆放距离问题。确实，减小电感是一个重要原因，但是还有一个重要的原因大多数资料都没有提及，那就是电容去耦半径问题。如果电容摆放离芯片过远，超出了它的去耦半径，电容将失去它的去耦的作用。理解去耦半径最好的办法就是考察噪声源和电容补偿电流之间的相位关系。当芯片对电流的需求发生变化时，会在电源平面的一个很小的局部区域内产生电压扰动，电容要补偿这一电流(或电压)，就必须先感知到这个电压扰动。信号在介质中传播需要一定的时间，因此从发生局部电压扰动到电容感知到这一扰动之间有一个时间延迟。同样，电容的补偿电流到达扰动区也需要一个延迟。因此必然造成噪声源和电容补偿电流之间的相位上的不一致。

PCB布局规则1、在通常情况下，所有的元件均应布置在电路板的同一面上，只有顶层元件过密时，才能将一些高度有限并且发热量小的器件，如贴片电阻、贴片电容、贴片IC等放在底层。2、在保证电气性能的前提下，元件应放置在栅格上且相互平行或垂直排列，以求整齐、美观，在一般情况下不允许元件重叠;元件排列要紧凑，元件在整个版面上应分布均匀、疏密一致。3、电路板上不同组件相临焊盘图形之间的最小间距应在1MM以上。4、离电路板边缘一般不小于2MM.电路板的最佳形状为矩形，长宽比为3:2或4:3.电路板面尺大于200MM乘150MM时，应考虑电路板所能承受的机械强度。PCB设计设置技巧PCB设计在不同阶段需要进行不同的各点设置，在布局阶段可以采用大格点进行器件布局;对于IC、非定位接插件等大器件，可以选用50~100mil的格点精度进行布局，而对于电阻电容和电感等无源小器件，可采用25mil的格点进行布局。大格点的精度有利于器件的对齐和布局的美观。PCB设计布局技巧在PCB的布局设计中要分析电路板的单元，依据起功能进行布局设计，对电路的全部元器件进行布局时，要符合以下原则：1、按照电路的流程安排各个功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向。2、以每个功能单元的核心元器件为中心，围绕他来进行布局。元器件应均匀、整体、紧凑的排列在PCB上，尽量减少和缩短各元器件之间的引线和连接。3、在高频下工作的电路，要考虑元器件之间的分布参数。一般电路应尽可能使元器件并行排列，这样不但美观，而且装旱容易，易于批量生产。

一、快速确定PCB外形设计PCB先要确定电路板的外形，通常就是在禁止布线层画出电气的布线范围。除非有特殊要求，一般电路板的形状都为矩形，长宽比一般为3：2或者4：3较为理想。在画之前可以任意画出两条横线和两条竖线，然后利用“放置工具条”里的“设置原点”工具将某一条线段的端点设为原点即坐标为(0，0)，之后双击每一条线段，对其起点和终点的坐标值进行相应的更改，使4条线段首尾相接，形成一个封闭的矩形框，电路板的外型确定也就完成了。如果在画图的过程中需要调整电路板的大小，只要修改每条线段的相应坐标值即可。从成本、敷铜线长度、抗噪声能力考虑，电路板尺寸越小越好，但是板尺寸太小，则散热不良，且相邻的导线容易引起干扰。不过，当电路板的尺寸大于200mm×150mm时，应该考虑电路板的机械强度，适当加装固定孔，以便起到支撑的作用。二、元件布局开始布局之前首先要通过网络表载入元器件，这个过程中经常会遇到网络表无法完全载入的错误，主要可归为两类：一类是找不到元件，解决方法是确认原理图中已定义元件的封装形式，并确认已添加相应的PCB元件库，若仍找不到元件就要自己造一个元件封装了;另一类是丢失引脚，最常见的就是二极管、三极管的引脚丢失，这是由于原理图中的引脚一般是字母A、K、E、B、C，而PCB元件的引脚则是数字1、2、3，解决方法就是更改原理图的定义，或者更改PCB元件的定义使其一致即可。有经验的设计者一般都会根据实际元件的封装外形建立一个自己的PCB元件库，使用方便而且不易出错。进行布局时，必须要遵循一些基本规则：(1)特殊元件特殊考虑高频元件之间要尽量靠近，连线越短越好;具有高电位差的元件之间距离尽量加大;重量大的元器件应该有支架固定;发热的元件应远离热敏元件并加装相应的散热片或置于板外;电位器、可调电感线圈、可变电容、微动开关等可调元件的布局应该考虑整机的结构要求，以方便调节为准。总之，一些特殊的元器件在布局时要从元件本身的特性、机箱的结构、维修调试的方便性等多方面综合考虑，以保证做出一块稳定、好用的PCB板。