随着集成电路输出开关速度提高以及PCB板密度增加，信号完整性已经成为高速数字PCB设计必须关心的问题之一。元器件和PCB板的参数、元器件在PCB板上的布局、高速信号的布线等因素，都会引起信号完整性问题，导致系统工作不稳定，甚至完全不工作。如何在PCB板的设计过程中充分考虑到信号完整性的因素，并采取有效的控制措施，已经成为当今PCB设计业界中的一个热门课题。基于信号完整性计算机分析的高速数字PCB板设计方法能有效地实现PCB设计的信号完整性。1. 信号完整性问题概述信号完整性(SI)是指信号在电路中以正确的时序和电压作出响应的能力。如果电路中信号能够以要求的时序、持续时间和电压幅度到达IC，则该电路具有较好的信号完整性。反之，当信号不能正常响应时，就出现了信号完整性问题。从广义上讲，信号完整性问题主要表现为5个方面：延迟、反射、串扰、同步切换噪声(SSN)和电磁兼容性(EMI)。延迟是指信号在PCB板的导线上以有限的速度传输，信号从发送端发出到达接收端，其间存在一个传输延迟。信号的延迟会对系统的时序产生影响，在高速数字系统中，传输延迟主要取决于导线的长度和导线周围介质的介电常数。另外，当PCB板上导线(高速数字系统中称为传输线)的特征阻抗与负载阻抗不匹配时，信号到达接收端后有一部分能量将沿着传输线反射回去，使信号波形发生畸变，甚至出现信号的过冲和下冲。信号如果在传输线上来回反射，就会产生振铃和环绕振荡。

这里主要是说了从PCB设计封装来解析选择元件的技巧。元件的封装包含很多信息，包含元件的尺寸，特别是引脚的相对位置关系，还有元件的焊盘类型。当然我们根据元件封装选择元件时还有一个要注意的地方是要考虑元件的外形尺寸。引脚位置关系：主要是指我们需要将实际的元件的引脚和PCB元件的封装的尺寸对应起来。我们选择不同的元件，虽然功能相同，但是元件的封装很可能不一样。我们需要保证PCB焊盘尺寸位置正确才能保证元件能正确焊接。焊盘的选择：这个是我们需要考虑的比较多的地方。首先包括焊盘的类型。其类型包括两种，一是电镀通孔，一种是表贴类型。我们需要考虑的因素有器件成本、可用性、器件面积密度和功耗等因数。从制造角度看，表贴器件通常要比通孔器件便宜，而且一般可用性较高。对于我们一般设计来说，我们选择表贴元件，不仅方便手工焊接，而且有利于查错和调试过程中更好的连接焊盘和信号。其次我们还应该注意焊盘的位置。因为不同的位置，就代表元件实际当中不同的位置。我们如果不合理安排焊盘的位置，很有可能就会出现一个区域元件过密，而另外一个区域元件很稀疏的情况，当然情况更糟糕的是由于焊盘位置过近，导致元件之间空隙过小而无法焊接，下面就是我失败的一个例子，我在一个光耦开关旁边开了通孔，但是由于它们的位置过近，导致光耦开关焊接上去以后，通孔无法再放置螺丝了。

一个布局是否合理没有判断标准，可以采用一些相对简单的标准来判断布局的优劣。最常用的标准就是使飞线总长度尽可能短。一般来说，飞线总长度越短，意味着布线总长度也是越短(注意：这只是相对于大多数情况是正确的，并不是完全正确);走线越短，走线所占据的印制板面积也就越小，布通率越高。在走线尽可能短的同时，还必须考虑布线密度的问题。如何布局才能使飞线总长度最短并且保证布局密度不至于过高而不能实现是个很复杂的问题。因为，调整布局就是调整封装的放置位置，一个封装的焊盘往往和几个甚至几十个网络同时相关联，减小一个网络飞线长度可能会增长另一个网络的飞线长度。如何能够调整封装的位置到最佳点实在给不出太实用的标准，实际操作时，主要依靠设计者的经验观查屏幕显示的飞线是否简捷、有序和计算出的总长度是否最短。飞线是手工布局和布线的主要参考标准，手工调整布局时尽量使飞线走最短路径，手工布线时常常按照飞线指示的路径连接各个焊盘。Protel的飞线优化算法可以有效地解决飞线连接的最短路径问题。飞线的连接策略Protel提供了两种飞线连接方式供使用者选择：顺序飞线和最短树飞线。在布线参数设置中的飞线模式页可以设置飞线连接策略，应该选择最短树策略。动态飞线在有关飞线显示和控制一节中已经讲到： 执行显示网络飞线、显示封装飞线和显示全部飞线命令之一后飞线显示开关打开，执行隐含全部飞线命令后飞线显示开关关闭。

1)专门用于探测的测试焊盘的直径应该不小于0.9mm 。2) 测试焊盘周围的空间应大于0.6mm 而小于5mm 。如果元器件的高度大于6. 7mm，那么测试焊盘应置于该元器件5mm 以外。3) 在距离印制电路板边缘3mm 以内不要放置任何元器件或测试焊盘。4) 测试焊盘应放在一个网格中2.5mm孔的中心。如果有可能，允许使用标准探针和一个更可靠的固定装置。5) 不要依靠连接器指针的边缘来进行焊盘测试。测试探针很容易损坏镀金指针。6) 避免镀通孔-印制电路板两边的探查。把测试顶端通过孔放到印制电路板的非元器件/焊接面上。

湖北开发SMT贴片【第Y招】多层板布线高频电路往往集成度较高，布线密度大，采用多层板既是布线所必须，也是降低干扰的有效手段。开发SMT贴片在PCB Layout阶段，合理的选择一定层数的印制板尺寸，能充分利用中间层来设置屏蔽，更好地实现就近接地，并有效地降低寄生电感和缩短信号的传输长度，同时还能大幅度地降低信号的交叉干扰等，所有这些方法都对高频电路的可靠性有利。有资料显示，同种材料时，四层板要比双面板的噪声低20dB。但是，同时也存在一个问题，PCB半层数越高，制造工艺越复杂，单位成本也就越高，这就要求我们在进行PCB Layout时，除了选择合适的层数的PCB板，还需要进行合理的元器件布局规划，并采用正确的布线规则来完成设计。　　【第二招】高速电子器件管脚间的引线弯折越少越好　　高频电路布线的引线最好采用全直线，需要转折，可用45度折线或者圆弧转折，这种要求在低频电路中仅仅用于提高铜箔的固着强度，而在高频电路中，满足这一要求却可以减少高频信号对外的发射和相互间的耦合。　　【第三招】高频电路器件管脚间的引线越短越好　　信号的辐射强度是和信号线的走线长度成正比的，高频的信号引线越长，它就越容易耦合到靠近它的元器件上去，所以对于诸如信号的时钟、晶振、DDR的数据、LVDS线、USB线、HDMI线等高频信号线都是要求尽可能的走线越短越好。　　【第四招】高频电路器件管脚间的引线层间交替越少越好　　所谓“引线的层间交替越少越好”是指元件连接过程中所用的过孔(Via)越少越好。据侧，一个过孔可带来约0.5pF的分布电容，减少过孔数能显著提高速度和减少数据出错的可能性。

在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线，能够很好地防范ESD。以下是一些常见的防范措施。1、尽可能使用多层PCB相对于双面PCB而言，地平面和电源平面，以及排列紧密的信号线-地线间距能够减小共模阻抗和感性耦合，使之达到双面PCB的1/10到1/100。尽量地将每一个信号层都紧靠一个电源层或地线层。对于顶层和底层表面都有元器件、具有很短连接线以及许多填充地的高密度PCB，可以考虑使用内层线。2、对于双面PCB来说，要采用紧密交织的电源和地栅格。电源线紧靠地线，在垂直和水平线或填充区之间，要尽可能多地连接。一面的栅格尺寸小于等于60mm，如果可能，栅格尺寸应小于13mm。3、确保每一个电路尽可能紧凑。4、尽可能将所有连接器都放在一边。5、在每一层的机箱地和电路地之间，要设置相同的“隔离区”;如果可能，保持间隔距离为0.64mm。6、PCB装配时，不要在顶层或者底层的焊盘上涂覆任何焊料。使用具有内嵌垫圈的螺钉来实现PCB与金属机箱/屏蔽层或接地面上支架的紧密接触。