PCB上的任何一条走线在通过高频信号的情况下都会对该信号造成时延时，蛇形走线的主要作用是补偿“同一组相关”信号线中延时较小的部分，这些部分通常是没有或比其它信号少通过另外的逻辑处理;最典型的就是时钟线，通常它不需经过任何其它逻辑处理，因而其延时会小于其它相关信号。高速数字PCB板的等线长是为了使各信号的延迟差保持在一个范围内,保证系统在同一周期内读取的数据的有效性(延迟差超过一个时钟周期时会错读下一周期的数据),一般要求延迟差不超过1/4时钟周期,单位长度的线延迟差也是固定的,延迟跟线宽,线长,铜厚,板层结构有关,但线过长会增大分布电容和分布电感,使信号质量,所以时钟IC引脚一般都接RC端接,但蛇形走线并非起电感的作用,相反的,电感会使信号中的上升元中的高次谐波相移,造成信号质量恶化,所以要求蛇形线间距最少是线宽的两倍,信号的上升时间越小就越易受分布电容和分布电感的影响.因为应用场合不同具不同的作用,如果蛇形走线在电脑板中出现，其主要起到一个滤波电感的作用，提高电路的抗干扰能力，电脑主机板中的蛇形走线，主要用在一些时钟信号中，如CIClk,AGPClk，它的作用有两点：1、阻抗匹配2、滤波电感。对一些重要信号，如INTEL HUB架构中的HUBLink，一共13根，跑233MHz，要求必须严格等长，以消除时滞造成的隐患，绕线是解决办法。一般来讲，蛇形走线的线距>=2倍的线宽。PCI板上的蛇行线就是为了适应PCI33MHzClock的线长要求。若在一般普通PCB板中，是一个分布参数的 LC滤波器，还可作为收音机天线的电感线圈，短而窄的蛇形走线可做保险丝等等.

1.开料目的：根据工程资料MI的要求，在符合要求的大张板材上，裁切成小块生产板件.符合客户要求的小块板料.流程：大板料→按MI要求切板→锔板→啤圆角磨边→出板钻孔目的：根据工程资料，在所开符合要求尺寸的板料上，相应的位置钻出所求的孔径.流程：叠板销钉→上板→钻孔→下板→检查修理沉铜目的：沉铜是利用化学方法在绝缘孔壁上沉积上一层薄铜.流程：粗磨→挂板→沉铜自动线→下板→浸%稀H2SO4→加厚铜图形转移目的：图形转移是生产菲林上的图像转移到板上。流程：(蓝油流程)：磨板→印第Y面→烘干→印第二面→烘干→爆光→冲影→检查;(干膜流程)：麻板→压膜→静置→对位→曝光→静置→冲影→检查图形电镀目的：图形电镀是在线路图形裸露的铜皮上或孔壁上电镀一层达到要求厚度的铜层与要求厚度的金镍或锡层。流程：上板→除油→水洗二次→微蚀→水洗→酸洗→镀铜→水洗→浸酸→镀锡→水洗→下板退膜目的：用NaOH溶液退去抗电镀覆盖膜层使非线路铜层裸露出来。流程：水膜：插架→浸碱→冲洗→擦洗→过机;干膜：放板→过机蚀刻目的：蚀刻是利用化学反应法将非线路部位的铜层腐蚀去。绿油目的：绿油是将绿油菲林的图形转移到板上，起到保护线路和阻止焊接零件时线路上锡的作用。流程：磨板→印感光绿油→锔板→曝光→冲影;磨板→印第Y面→烘板→印第二面→烘板字符目的：字符是提供的一种便于辩认的标记。流程：绿油终锔后→冷却静置→调网→印字符→后锔镀金手指目的：在插头手指上镀上一层要求厚度的镍金层，使之更具有硬度的耐磨性。流程：上板→除油→水洗两次→微蚀→水洗两次→酸洗→镀铜→水洗→镀镍→水洗→镀金镀锡板 (并列的一种工艺)目的：喷锡是在未覆盖阻焊油的裸露铜面上喷上一层铅锡，以保护铜面不蚀氧化，以保证具有良好的焊接性能.流程：微蚀→风干→预热→松香涂覆→焊锡涂覆→热风平整→风冷→洗涤风干成型目的：通过模具冲压或数控锣机锣出客户所需要的形状成型的方法有机锣，啤板，手锣，手切说明：数据锣机板与啤板的精确度较高，手锣其次，手切板最低具只能做一些简单的外形.测试目的：通过电子00%测试，检测目视不易发现到的开路，短路等影响功能性之缺陷.流程：上模→放板→测试→合格→FQC目检→不合格→修理→返测试→OK→REJ→报废终检目的：通过00%目检板件外观缺陷，并对轻微缺陷进行修理，避免有问题及缺陷板件流出.具体工作流程：来料→查看资料→目检→合格→FQA抽查→合格→包装→不合格→处理→检查OKa

高速数字PCB板的等线长是为了使各信号的延迟差保持在一个范围内,保证系统在同一周期内读取的数据的有效性(延迟差超过一个时钟周期时会错读下一周期的数据),一般要求延迟差不超过1/4时钟周期,单位长度的线延迟差也是固定的,延迟跟线宽,线长,铜厚,板层结构有关,但线过长会增大分布电容和分布电感,使信号质量,所以时钟IC引脚一般都接RC端接,但蛇形走线并非起电感的作用,相反的,电感会使信号中的上升元中的高次谐波相移,造成信号质量恶化,所以要求蛇形线间距最少是线宽的两倍,信号的上升时间越小就越易受分布电容和分布电感的影响.因为应用场合不同具不同的作用,如果蛇形走线在电脑板中出现，其主要起到一个滤波电感的作用，提高电路的抗干扰能力，电脑主机板中的蛇形走线，主要用在一些时钟信号中，如CIClk,AGPClk，它的作用有两点：1、阻抗匹配 2、滤波电感。对一些重要信号，如INTEL HUB架构中的HUBLink,一共13根，跑233MHz，要求必须严格等长，以消除时滞造成的隐患，绕线是解决办法。一般来讲，蛇形走线的线距>=2倍的线宽。PCI板上的蛇行线就是为了适应PCI 33MHzClock的线长要求。若在一般普通PCB板中，是一个分布参数的 LC滤波器，还可作为收音机天线的电感线圈，短而窄的蛇形走线可做保险丝等等.

这里主要是说了从PCB设计封装来解析选择元件的技巧。元件的封装包含很多信息，包含元件的尺寸，特别是引脚的相对位置关系，还有元件的焊盘类型。当然我们根据元件封装选择元件时还有一个要注意的地方是要考虑元件的外形尺寸。引脚位置关系：主要是指我们需要将实际的元件的引脚和PCB元件的封装的尺寸对应起来。我们选择不同的元件，虽然功能相同，但是元件的封装很可能不一样。我们需要保证PCB焊盘尺寸位置正确才能保证元件能正确焊接。焊盘的选择：这个是我们需要考虑的比较多的地方。首先包括焊盘的类型。其类型包括两种，一是电镀通孔，一种是表贴类型。我们需要考虑的因素有器件成本、可用性、器件面积密度和功耗等因数。从制造角度看，表贴器件通常要比通孔器件便宜，而且一般可用性较高。对于我们一般设计来说，我们选择表贴元件，不仅方便手工焊接，而且有利于查错和调试过程中更好的连接焊盘和信号。其次我们还应该注意焊盘的位置。因为不同的位置，就代表元件实际当中不同的位置。我们如果不合理安排焊盘的位置，很有可能就会出现一个区域元件过密，而另外一个区域元件很稀疏的情况，当然情况更糟糕的是由于焊盘位置过近，导致元件之间空隙过小而无法焊接，下面就是我失败的一个例子，我在一个光耦开关旁边开了通孔，但是由于它们的位置过近，导致光耦开关焊接上去以后，通孔无法再放置螺丝了。

台湾厂家贴片SMT通讯与计算机技术的高速发展使得高速PCB设计进入了千兆位领域，新的高速器件应用使得如此高的速率在背板和单板上的长距离传输成为可能，贴片SMT加工厂但与此同时，PCB设计中的信号完整性问题(SI)、电源完整性以及电磁兼容方面的问题也更加突出。信号完整性是指信号在信号线上传输的质量，主要问题包括反射、振荡、时序、地弹和串扰等。信号完整性差不是由某个单一因素导致，而是板级设计中多种因素共同引起。在千兆位设备的PCB板设计中，一个好的信号完整性设计要求工程师全面考虑器件、传输线互联方案、电源分配以及EMC方面的问题。高速PCB设计EDA工具已经从单纯的仿真验证发展到设计和验证相结合，帮助设计者在设计早期设定规则以避免错误而不是在设计后期发现问题。随着数据速率越来越高设计越来越复杂，高速PCB系统分析工具变得更加必要，这些工具包括时序分析、信号完整性分析、设计空间参数扫描分析、EMC设计、电源系统稳定性分析等。这里我们将着重讨论在千兆位设备PCB设计中信号完整性分析应考虑的一些问题。高速器件与器件模型尽管千兆位发送与接收元器件供应商会提供有关芯片的设计资料，但是器件供应商对于新器件信号完整性的了解也存在一个过程，这样器件供应商给出的设计指南可能并不成熟，还有就是器件供应商给出的设计约束条件通常都是非常苛刻的，对设计工程师来说要满足所有的设计规则会非常困难。所以就需要信号完整性工程师运用仿真分析工具对供应商的约束规则和实际设计进行分析，考察和优化元器件选择、拓扑结构、匹配方案、匹配元器件的值，并最终开发出确保信号完整性的PCB布局布线规则。因此，千兆位信号的精确仿真分析变得十分重要，而器件模型在信号完整性分析工作中的作用也越来越得到重视。